Otimização do tempo de teste funcional de placa de circuito impresso montada para computador pessoal
Tipo
Data
13-01-2012Título da Revista
ISSN da Revista
Título de Volume
item.page.theme
Tipo de acesso
Acesso Aberto

Agência de fomento
Contido em
Citar como
OLIVEIRA, Edson Farias de. Otimização do tempo de teste funcional de placa de circuito impresso montada para computador pessoal. Orientador: Claudio José Cavalcante Blanco. 2012. 81 f. Dissertação (Mestrado em Engenharia Elétrica.) - Instituto de Tecnologia, Universidade Federal do Pará, Belém, 2012. Disponível em: <http://repositorio.ufpa.br/jspui/handle/2011/10079>. Acesso em:.
DOI
browse.metadata.ispartofseries
Área de concentração
SISTEMAS DE ENERGIA ELÉTRICA
Linha de pesquisa
REDES E SISTEMAS DISTRIBUÍDOS
CNPq
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA::CIRCUITOS ELETRICOS, MAGNETICOS E ELETRONICOS::CIRCUITOS ELETRONICOS
País
Brasil
Instituição
Universidade Federal do Pará
Sigla da Instituição
UFPA
Instituto
Instituto de Tecnologia
Programa
Programa de Pós-Graduação em Engenharia Elétrica
item.page.isbn
Fonte
1 CD-ROM

